IC 流片前的Check List

2021-02-28 网络
浏览
[科技新闻]IC 流片前的Check List

原题目:IC 流片前的Check List

泉源:内容转载自民众号「求是缘半导体同盟」,作者:韩雁,谢谢。

中国成都 (© Philippe LEJEANVRE/Getty Images)

作者韩雁浙江大学微纳电子学院教授,工学博士、博导。历任教研室主任、研究所副所长,信电系副主任、杭州国家高新技术产业开发区管委会副主任兼滨江区副区长(挂职)。中国半导体行业协会IC分会理事、中国电源学会理事、浙江省电源学会常务理事、浙江省电子学会理事。从事微电子学科及集成电路设计、功率器件设计偏向的教学科研事情,负担过国家863 IC设计重大专项、国家科技重大专项(核高基)、国家自然科学基金面上项目、教育部博士点基金、工信部电子信息产业生长基金项目、浙江省重大科技专项、浙江省自然科学基金、外洋合作项目、重大横向课题、企业委托项目在内的60余项科研项目。出书论著八部,译著两部。揭晓论文145篇(包罗国际微电子学领域顶级期刊JSSC),获授权发明专利135项(含美日专利3项)。

摘要:在流片之前,需要对芯片的结构,走线,驱动/负载,IO 以及设计规则举行检查。基于多年的流片履历,对其每一部门需要检查的内容归纳如下。

1. 结构检查

1) 疆土结构前思量好引出 pin 的偏向和位置,只管让时钟 pin 远离模拟信号 pin;

2) 将差别电位的 n 阱离开,夹杂信号电路尤其注重这点;

3) 添加 dummy 电阻以提高电阻的匹配度,dummy 电阻的两头要接地;

4) 对于差分对等匹配要求较高的电路需要注重疆土的对称性,行使叉指、dummy 等结构提高疆土对称性;

5) 疆土中每个模块中 MOS 管的栅的走向只管一致,不应有横有竖;

6) 数字标准单元中有 Tap Cell 的,检查是否需要毗邻电源或地;

7) 数字标准单元中有 Tie High、Tie Low Cell 的,检查是否漏接到电源或地;

8) 在数字、模拟 IO 环上添加相对应的 Pad Filler,在数字core 中添加 Core Filler,然后导出 gds 文件;

9) 双叉指结构的 ESD 防护器件的 source 放双方,drain 放中心,这样有利于 ESD 电流的平均导通;

10) 对于多目标流片,die 的排列上要预留至少 80µm(具体要咨询封装厂)的划片槽间距。只管在横竖两个偏向上划片能一刀到底(即只管不要交织排布芯片);

11) 针对 MPW 流片,设定芯片面积时应将总面积控制在略小于划定尺寸,单个芯片的形状最好是长方形,便于 MPW 疆土的拼接。

2. 走线检查

1) 金属连线不宜过长,若是不得已需要长连线可以在中心添加 buffer 提高驱动能力;

2) 长连线的线宽不宜太窄;

3) 管子的沟道上只管不要走金属连线;

4) 绘制疆土时连线讨论处一定要画到重叠,以制止肉眼难辨的开路发生;

5) 数字电路的走线不要经由模拟电路的器件,否则容易引入强滋扰,影响模拟电路正常事情。反之模拟电路走线也不要经由数字电路;

6) 数模夹杂信号电路中模拟电路的外围最好加入 Guard Ring,必要时需要用单独的管脚为隔离环接地或接电源电压;

7) 对高压电路而言,为制止尖端放电,拐角处用 135 度角,不要走90 度角甚至锐角;

8) 芯片内部的电源线、地线和 ESD 上的电源线、地线离开接;数模信号的电源线要离开、地线也要离开;

9) 主要的高频信号线,必须要思量隔离。一样平常用同条理的金属地线,在两侧举行地线隔离。高频的时钟线,也要用地线举行隔离,防止其滋扰到其它信号。时钟线最好与电源、地线平行走线,只管削减交织,防止通过交织形成的寄生电容耦合到电源、地上。高频线路的性能实现,很大程度上取决于疆土的设计。

3. 驱动/负载检查

1) 要对金属线的电流负载能力举行检查;

2) 在面积允许的情况下,via 和 contact 打得越多越好,尤其是 input/output 部门;

3) 检查模拟输出管脚的驱动能力是否足够。可把 pad 的等效电容作为负载,考察驱动能力是否足够;

4) 与 IO 直接相连的输出管要保证 Drain 的 contact 到 Poly 有足够的距离,大于即是 1.5um(差别工艺下这个值会有差别)为宜,或者加上SAB 层,这样有利于电流的平均性,可以保证足够的ESD 可靠性;

5) 在电流较大(100mA)时,与 IO 直接相连的输入、输出管的PMOS 和NMOS 疆土之间的距离至少为 30um,以防止闩锁。

4. IO 检查

1) 不要将输入弱信号和强信号的模拟 IO 放置在一起,这样弱信号会受到强信号的滋扰;

2) 数模夹杂电路要把数字 IO power ring 和模拟 IO power ring 分 开供电;

3) 检查 IO 上的 IO power ring 是否准确接到电源和地上;

,科技新闻实时报道,

4) 对于直接毗邻到 I/O 的 CMOS 对管,岂论作为输入照样输出,NMOS 和 PMOS 之间的间距(有源区)都要显著增大。好比对于毗邻 CORE 内事情电压电平的 I/O,该间距要大于 2 um(40 nm 工艺);对于毗邻到高于 CORE 内事情电压电平的 I/O,该间距要更大(好比大于 3.2 um);

5) 从自动结构布线软件(如 Astro 或者 ICC)导出的带 IO 的 GDS 文件,在导入 Virtuso 做 DRC 前,要将疆土中的 IO 替换为 Foundry 提供的完整的 IO gds文件导出来的 IO 库单元中的 IO(包罗 Pad Filler),防止泛起分外的条理,如 HTNWL;

6) 注重芯片封装一样平常是逆时钟排布,芯片IO 的排列顺序要跟封装管脚一致;

7) 芯片 IO PAD 的结构不要上、下、左、右对称,以便在封装的时刻利于机械识别(机械只识别 PAD布图,不识别 CORE内里的信息),以免造成因识别不出而带来的封装错误。

5. 设计规则检查

1) 电容的长宽不宜相差过大,以保证上下极板的电场平均分布;

2) 疆土中的空位只管添加接地孔,制止闩锁效应;

3) 对于毗邻到栅上的面积很大的金属要注重天线效应,必要时举行跳线,最终流片前需要做天线效应检查;

4) 数字电路的功效仿真、结构布线后的仿真、时序仿真都要带 IO 举行并获得通过;

5) 在SMIC流片时,工艺文件不能用PDK中自带的,必须到Technology file 目录下下载最新的;

6) 疆土绘制前,要到 Foundry(如 SMIC)网站查看有没有最新的 DRC, LVS 检查文件,若是有,应立即接纳新的 DRC,LVS 文件(65nm 后要做 DFM 检查);

7) 数模整合后,要将导出的 gds 文件再导回 Virtuso,检查各个疆土条理防止条理丢失,并做 DRC、LVS 检查;

8) 数字标准单元或者其它第三方 IP 若是泛起 DRC 违反,应实时与 IP提供方联系相同,确保 IP 库功效准确,并能通过最新的 DRC 检查;

9) 每块芯片均要做 LOGO。建议 LOGO 组成:芯片名称_流片日期。如 ADC_080618;

在完成了以上检查之后,要对设计数据举行备份,制止数据丢失造成损失。下面以 SMIC 0.18um MPW(Multi Project Wafer)工艺 的流片为例,对流片填写表格的注重事项举行说明。

例:SMIC 0.18 MPW 流片须知

1) PTO(Pre-tape Out)和 FSR(Foundry Service Request)必须在 smic now 网站给出的流片时间(dead line 1)之前提交,其他文 件可以延后一周时间(dead line 2)提交。PTO 一旦提交后即锁定, 无法自行修改。如需修改,可以联系 CE;

2) Gate-OX Layers: Dual Gate 示意有两种厚度的栅 1.8/3.3V;

3) 数字 IO 中会用到 dif 电阻,需添加到 FSR 表格中;

4) Polymide 是指在芯片的最顶层做 polymide,起辐射珍爱作用,通俗芯片不需要;

5) Seal Ring 位于每块芯片最外面(IO 之外),介于芯片与划片槽之间起珍爱作用。若是选择让 SMIC 来加 Seal Ring,只能在每个 MPW 芯片的最外面加,不能在 MPW 芯片内的每个 IP 之间加;

6) Wafer Type:外延型 wafer 和非外延型 wafer。外延型主要用于大功率芯片,我们通俗芯片选择 Prime Wafer;

7) Back Grinding Thickness 后头研磨厚度,主要依据封装厂对裸片厚度的要求来选择;

8) Smic 在 wafer 上直接完成切割,以是每一刀都市切到底;

9) FSR 提交之后,Sales 会发送 quotation(报价单),需凭据 quotation 填好PO(订单),在Dead line 2 之前签字盖章发回给Sales, 注重 PO 中 Order items 一栏,要填写 MPW,并包罗面积,所需的 die 数目等信息;

10) LDDI(Layout Design Database Information)表格凭据 FSR 天生。

错误主要分两种

(1).在 LDDI 中有的条理,在 GDS 中没有找到;

(2).在 GDS 中有的条理,在 LDDI 中没有找到。

第(1)种错误:确定疆土中是否需要该层,如确实不需要,可以将 layer number 改为 N/A

第(2)种错误:首先检查 FSR 表格是否有误。确定 FSR 无误后,可以在 LDDI 中添加这些条理。条理名称及编号可以在.tf 或.map 文件中查找。

以上履历总结,供中国芯从业者参考。

浙大微电子

ICLAB 实验室

韩雁

*免责声明:本文由作者原创。文章内容系作者个人看法,半导体行业考察转载仅为了转达一种差别的看法,不代表半导体行业考察对该看法赞许或支持,若是有任何异议,迎接联系半导体行业考察。

今天是《半导体行业考察》为您分享的第2600内容,迎接关注。

看人类幼崽如何演绎全身心细胞都在拒绝开学。